64-ядерный процессор

[-olle-55-]

Tilera представила новые мультиядерные процессоры

25.09.2008 [11:48], Александр Харьковский

 

Около года назад практически никому тогда не известная компания Tilera представила на ежегодной конференции Hot Chips свой первый продукт, сразу же обеспечивший новичку всеобщее внимание – 64-ядерный процессор с сетевой архитектурой Tile64. На этой неделе компания анонсировала два новых чипа – TilePro64 и TilePro36, представляющих собой развитие идей, заложенных в дебютном процессоре. Вместо увеличения тактовой частоты и применения более «тонкого» техпроцесса – общей практики эволюции чипов в пределах аналогичной архитектуры – Tilera пошла по пути усложнения и без того очень необычного дизайна.

 

Как и предшественник, новые чипы выполнены по 90 нм нормам. В TilePro, помимо уже реализованных в Tile64 многочисленных выделенных внутренних сетей iMech, добавилась еще одна, предназначенная для управления когерентностью кэш-памяти, что обеспечило прирост производительности; кроме того, объем кэш-памяти для данных и команд удвоился – до 16 Кб на ядро. Появились электронные схемы, реализующие функцию «домашнего хэша» и позволяющие распределять данные по кэш-памяти чипа, чтобы избежать ситуаций, когда несколько ядер работают с одним и тем же содержимым кэш-памяти. Новое поколение чипов содержит также команды, специально добавленные для работы с аудио и видеоданными, что очень важно для потоковых приложений – одного из потенциальных применений чипа, а также прочие команды для перемещения и копирования данных в памяти.

 

Встроенные контроллеры памяти в чипах TilePro поддерживают режим чередования, аналогичный применяемому в массивах RAID0, что отчасти устраняет «узкие места» при обмене данными. Ценой данных усовершенствований стало увеличение энергопотребления на 5%, однако при этом производительность на ватт выросла почти вдвое. На реальных приложениях коэффициент увеличения производительности TilePro64 относительно Tile64 составляет 1,5 – 2,5. Если же сравнивать TilePro64, работающий на 866 МГц, с 3 ГГц четырехъядерным Intel Xeon, то отношение производительности на ватт будет в 35 раз в пользу первого, а по сравнению с Texas Instruments DaVinci новинка от Tilera имеет в 15 раз лучшее значение этого показателя.

 

TilePro64 имеет 64 ядра и 5,6 Мб распределенной L2/L3 кэш-памяти. Будут выпускаться версии с рабочей частотой 700 и 866 МГц, потребляющие от 19 до 23 Вт. Урезанная версия, TilePro36, содержит 36 ядер и 3,2 Мб кэш-памяти, частота – 500 МГц, потребляемая мощность – 10-16 Вт. Начало отгрузок образцов TilePro64 начнется в следующем месяце, TilePro36 – ближе к концу года. В дальнейших планах компании – выпуск 120-ядерного чипа, анонс которого ожидается в конце 2008 или в начале 2009 г.

http://www.3dnews.ru/news/tilera_predstavila_novie_multiyadernie_protsessori/

 

Tilera Tile64 – чип с 64 процессорными ядрами

20.08.2007 [22:53], Александр Харьковский

 

При увеличении количества процессорных ядер одной из наиболее сложных задач, стоящих перед проектировщиками, является обеспечение связей между ними, способных обеспечить достаточно высокую пропускную способность. Свой способ решения этой проблемы представила начинающая компания Tilera, анонсировавшая чип с 64 процессорными ядрами и встроенной высокопроизводительной сетью, посредством которой обмен данными между различными ядрами может происходить со скоростью до 32 Тбит/с. Согласно заявлениям разработчиков, позиционируемый для применения в сетевом оборудовании и потоковых видеосерверах чип Tile64 способен в этом классе задач обеспечить вдесятеро большую производительность по сравнению с Intel Xeon при меньшем уровне энергопотребления, а превосходство в производительности по сравнению с сигнальным процессором производства Texas Instruments будет уже сорокакратным.

 

Структурно чип состоит из «ячеек», каждая из которых содержит процессорное RISC-ядро, поддерживающее рабочие частоты от 600 МГц до 1 ГГц, и коммутатор, способный передавать данные в четырех направлениях. Система таких коммутаторов формирует внутреннюю сеть передачи данных, названную производителем iMesh. Для ускорения доступа к данным каждая ячейка оснащена двумя кэшами памяти. Сама сеть iMesh подразделяется на пять иерархических «слоев», один из которых используется для пересылок вида «кэш-кэш», а остальные – для передачи потоковых данных. Потребление каждого ядра – на уровне 170-300 мВт, кроме того, предусмотрена возможность выключения ядра при отсутствии активности. Размер чипа и его пиковая производительность зависит от количества ядер. В первом реализованном варианте количество ядер – 64, а суммарный объем распределенной памяти – 5 Мб.

 

По сведениям Tilera, первые образцы чипа уже были произведены и разосланы отдельным заказчикам, среди которых называются компании 3Com и TopLayer. Начало массовых поставок Tile64 намечено на четвертый квартал. В следующем году ожидается выпуск «облегченной» версии, с 36 ядрами, а в 2009 г. компания намерена выпустить версию со 120 процессорными ядрами. Планируется, что многоядерная вычислительная структура окажется особенно эффективной при реализации таких приложений, как, например, файервол с расширенной функциональностью, способный дополнительно обеспечивать антивирусный контроль и отсеивание спама.

http://www.3dnews.ru/news/tilera_predstavila_novie_multiyadernie_protsessori/

 

В связи с этим, у меня возник вопрос, неужели IT индустрия добралась до производительности суперкомпютеров? И есть ли тут подводные камни?

[JGr124_MUTbKA]

Странный вопрос.

 

А суперкомпьютеры - это не IT уже? :)

 

Что касается самой железки - что в ней удивительного? Проблема не в том, чтобы разместить большое количество ядер на одном кристалле, а в том, чтобы они были быстрыми и энергии мало жрали, а связи между ними были сверхбыстрыми.

 

Эти господа ядер сделали много, связи достойными, а вот само ядро по современным меркам жутко медленное - но зато простое и компактное. Решили взять количеством. Для указанной области применения - вполне разумное решение.

 

Обратите внимание, что нигде не говорится о рекордах производительности - везде только относительные "попугаи". :)

[-olle-55-]

Если я правильно понимаю, то для для решения уравнения с малым количеством данных (для короткого промежутка времени {например, расчёт траектории полёта пули на дистанцию 400 метров}) должно хватить этой частоты, тем более, что это только начало многоядерных технологий при тупиковой ситуации с кремнием. Т.е. может программистам необходимо поменять метод создания программ по принципу "разделения труда"? Так как многоядерность уже останется на долгие годы, а сверхбыстрый камень только в лабораториях разрабатывается.

 

PS Я любитель, поэтому прошу не строго меня судить:))

[Wer]

Таки про производительность и не сказано. Только косвенно, что она увеличилась и на столько-то опережает конкурентов.

[Namenlos Ein]

Всего-то 64 ядра? Маловато будет!

 

http://news.ferra.ru/hard/2007/02/12/65462/ — Intel представила 80-ядерный процессор.

[Prodobrey]

А как быть с поддержкой установившихся стандартов,я не думаю что он сними работает...? Обычно так всё и происходит.

[USSR_Rik]

...а вот само ядро по современным меркам жутко медленное - но зато простое и компактное. Решили взять количеством. Для указанной области применения - вполне разумное решение.

Это не совсем так (насчет "жутко медленные). RISC-архитектура выигрывает (и очень сильно выигрывает) на равных частотах за счет короткой команды - практически все команды RISC-процессора однословные и выполняются за один такт. Поэтому достигается высокая производительность.

[DruiD]

Имея хороший набор микропрограмм и хорошие конвееры можно выполнять и не одну команду за такт.

 

Скорее всего это ядро имеет очень скромный список инструкций, годный лишь для специфических задач, таких, например, как кодирование/декодирование.

 

ЗЫ. А архитектура у него не такая уж и сложная - матрица ядер 8х8.

ЗЫЫ. Представляю себе типичных программеров, разрабатывающих софт под 64 ядра... бедные люди ))) Слово "семафор" станет ругательным :)

[-olle-55-]

Всего-то 64 ядра? Маловато будет!

 

http://news.ferra.ru/hard/2007/02/12/65462/ — Intel представила 80-ядерный процессор.

 

Да-а, блин, после таких статей хочеться прогуляться (чтоб не отвлекаться на мелкие 4х ядерные процы) куда-нибудь, а потом вернуться.:D

[Om]

и какова их стоимость ???

[depilot]

Это не совсем так (насчет "жутко медленные). RISC-архитектура выигрывает (и очень сильно выигрывает) на равных частотах за счет короткой команды - практически все команды RISC-процессора однословные и выполняются за один такт. Поэтому достигается высокая производительность.

 

Но ведь это простейшие команды. Грубо говоря: то, что можно сделать на CISC-процессоре одной командой, на RISC - куча команд.

[depilot]

Да-а, блин, после таких статей хочеться прогуляться (чтоб не отвлекаться на мелкие 4х ядерные процы) куда-нибудь, а потом вернуться.:D

 

Как раз программы перепишут :)

[JGr124_MUTbKA]

Но ведь это простейшие команды. Грубо говоря: то, что можно сделать на CISC-процессоре одной командой, на RISC - куча команд.

Я уж молчу, что все современные CISC процессоры свои "команды" все равно разбивают на последовательность микрокоманд разной сложности, исполняя их по-всякому, последовательно, параллельно, или даже изменяя порядок их выполнения.

[USSR_Rik]

Но ведь это простейшие команды. Грубо говоря: то, что можно сделать на CISC-процессоре одной командой, на RISC - куча команд.

В целом таки да. И этих простейших команд очень много и они достаточно разнообразны. Более того, эти команды сделаны простейшими целенаправленно - было выяснено при становлении RISC-архитектуры, что наиболее частые команды - это простые пересылки регистр-регистр, инкремент-декремент, сдвиги и подобное плюс несложная арифметика (на уровне сложения регистров). Вот и получилась архитектура с большим количеством коротких быстрых команд, многорегистровая (а операции с регистрами процессор выполняет быстро, гораздо быстрее, чем с памятью). И доказала жизнеспособность.

 

Конвейер увеличивать - лобовой путь повышения быстродействия и работает он только до определенных пределов. Интел уже на эти грабли напоролась когда-то, насколько я знаю. При большой длине конвейера на ветвлении приходится сначала долго "выталкивать" из него все предиктивные данные а потом заполнять очередь заново. А блок предсказания ветвлений (и, следовательно, заполнения конвейера правильными данными) не так умен, как надо бы.

 

Но я в этой области отстал, возможно, специалисты скажут больше и правильнее. Все-таки техника не стоИт на месте.